高性能氮化鎵（GaN）金屬氧化物半導體（MOS）晶體管離不開具有低界面態(tài)和低漏電流的高質(zhì)量MOS結(jié)構(gòu)。然而，與SiO2/Si體系相比，氧化物/GaN較差的界面特性以及GaN表面缺乏高質(zhì)量、穩(wěn)定的本征氧化物，一直是實現(xiàn)高質(zhì)量GaN MOS晶體管的主要障礙。Al2O3因其優(yōu)異性能以及與GaN良好的導帶和價帶偏移而被視為一種替代選擇。

確保GaN MOS器件中高質(zhì)量絕緣體和Al2O3/GaN界面對于防止由電荷陷阱和固定電荷引起的性能退化至關(guān)重要。濕法刻蝕預(yù)處理和沉積后退火工藝常用于鈍化GaN表面，但其改善效果仍然有限。此外，諸如O2、N2、F、NH3和N2O等離子體處理也被研究用于增強Al2O3/GaN界面。然而，等離子體處理技術(shù)可能對GaN表面造成不可逆損傷。對于實現(xiàn)高性能GaN MOS器件，穩(wěn)定且低損傷的MOS界面增強技術(shù)仍是迫切需求。

本研究開發(fā)了一種可控且低損傷的GaN表面鈍化技術(shù)。我們采用氫化物氣相外延（HVPE）技術(shù)，成功生長了低位錯密度（~1.5×106 cm-2）的單晶氮化鎵襯底及其外延層，這些材料被用于制造高質(zhì)量的垂直氮化鎵MOS電容器。通過引入硫鈍化和等離子體增強原子層沉積（PEALD）生長的高質(zhì)量GaOx中間層，所制備的高性能Al2O3/GaN MOS電容器展現(xiàn)出低界面態(tài)密度（Dit）約8×1010 cm-2·eV-1，以及的低平帶電壓漂移（ΔVFB）約20 mV。此外，引入GaOx中間層能有效降低漏電流（在+10 V偏壓下，從約10-3 A/cm2降至約10-6 A/cm2）。

圖1.具有GaOx層的垂直GaN MOS電容（a）結(jié)構(gòu)示意圖及關(guān)鍵工藝，（b）器件的界面態(tài)密度參數(shù)提取。

圖2.（a）氮化鎵MOS電容正向J-V曲線，（b）和（c）氮化鎵MOS電容漏電機制擬合，（d）和（e）氮化鎵MOS漏電機制示意圖。

團隊介紹

劉新科，深圳大學功率半導體器件及AI能源監(jiān)測工程技術(shù)研究所所長，材料學院、射頻異質(zhì)異構(gòu)集成全國重點實驗室研究員，英國物理學會會士(FInstP,2025)，英國皇家化學會士(FRSC,2024)，博士研究生導師。一直從事寬禁帶半導體氮化鎵材料與器件的研究工作，以第一作者/通訊作者在國際學術(shù)期刊Materials Today、Advanced Materials、IEEE EDL/TED等發(fā)表121篇SCI論文,在IEDM、ISPSD、IEEE EDL/TED、APL、JAP國際知名學術(shù)期刊/頂級會議發(fā)表文章共計28篇。主持國家科技部重點研發(fā)計劃項目、國家自然科學基金(青年和面上)、廣東省自然科學基金杰出青年項目等重要科研項目。作為第一完成人或個人， 2021年度廣東省高?？萍汲晒D(zhuǎn)化總決賽銅獎、2022年廣東省科技進步二等獎、2022年中國電子學會科技進步二等獎、2022年廣東省電子學會科技進步二等獎、2023年深圳市青年科技獎。

文章信息

Vertical Al2O3/GaN MOS capacitors with PEALD-GaOx interlayer passivation

Renqiang Zhu; Jinpei Lin; Hong Gu; Lixuan Chen; Bo Zhang; Hezhou Liu; Xinke Liu

Appl. Phys. Lett. 126, 081603 (2025)

https://doi.org/10.1063/5.0245266

來源：AIPP