隨著高性能人工智能算法的快速發(fā)展，芯粒（Chiplet）集成系統(tǒng)憑借其滿足海量數(shù)據(jù)傳輸需求的能力，已成為極具前景的技術(shù)方案。該技術(shù)能夠提供高速互連和大帶寬，減少跨封裝互連，具備低成本、高性能等顯著優(yōu)勢(shì)，獲得廣泛青睞。但芯粒集成中普遍存在供電電流大、散熱困難等問題，導(dǎo)致其面臨嚴(yán)峻的電遷移可靠性挑戰(zhàn)。針對(duì)工藝層次高度復(fù)雜的芯粒集成系統(tǒng)，如何實(shí)現(xiàn)電遷移問題的精確高效仿真，并完成電遷移效應(yīng)與熱效應(yīng)的耦合分析，已成為先進(jìn)封裝可靠性EDA工具領(lǐng)域的重點(diǎn)研究方向。

為應(yīng)對(duì)上述挑戰(zhàn)，中國(guó)科學(xué)院微電子研究所EDA中心孫澤宇研究員與徐勤志研究員團(tuán)隊(duì)合作開發(fā)了一種針對(duì)芯粒集成系統(tǒng)中TSV互連的電遷移-熱耦合仿真模型。該模型利用時(shí)域有限差分法（FDTD），建立了一套涵蓋電遷移空洞成核期與完整生長(zhǎng)過程的全流程電-熱-應(yīng)力綜合分析方法，能夠精確計(jì)算電子流導(dǎo)致的靜水應(yīng)力。研究還構(gòu)建了包含散熱器的異質(zhì)集成系統(tǒng)全芯片熱模型，應(yīng)用有限體積元方法（FVM）進(jìn)行全局電熱協(xié)同仿真，在嚴(yán)格遵循熱傳導(dǎo)方程守恒原理的同時(shí)，大幅提升了計(jì)算效率。尤為關(guān)鍵的是，該模型通過整合電遷移-熱遷移與焦耳熱效應(yīng)的仿真，能夠在統(tǒng)一框架下解析應(yīng)力演變、空洞生長(zhǎng)、電阻變化和焦耳熱效應(yīng)之間的相互作用機(jī)制。模型驗(yàn)證結(jié)果表明，與業(yè)界商用有限元工具COMSOL相比，仿真誤差僅為0.61%；與實(shí)驗(yàn)數(shù)據(jù)相比，其電遷移壽命預(yù)測(cè)誤差較現(xiàn)有主流方法顯著降低了76.4%。該模型還能準(zhǔn)確反映不同分析階段溫度和電流密度對(duì)電遷移過程的主導(dǎo)作用。

此項(xiàng)研究成果以“ChipletEM: Physics-based 2.5D and 3D Chiplet Heterogeneous Integration Electromigration Signoff Tool Using Coupled Stress and Thermal Simulation”為題，在第62屆國(guó)際設(shè)計(jì)自動(dòng)化會(huì)議（DAC）上進(jìn)行了口頭報(bào)告。孫澤宇研究員為論文第一作者，徐勤志研究員和微電子所EDA中心李志強(qiáng)研究員為共同通訊作者。該研究工作獲得了中國(guó)科學(xué)院戰(zhàn)略性A類先導(dǎo)專項(xiàng)、國(guó)家自然科學(xué)基金、中國(guó)科學(xué)院青年交叉團(tuán)隊(duì)等項(xiàng)目的資助。

圖1：整體電遷移仿真流程

圖2：電遷移應(yīng)力分析結(jié)果

圖3：不同時(shí)間段電遷移整體應(yīng)力分布