當前MOSFET器件的持續(xù)微縮所帶來的功耗問題已經成為制約集成電路發(fā)展的主要瓶頸。研發(fā)新原理器件以突破MOSFET亞閾值擺幅（SS）為60mV/dec的室溫極限，是實現(xiàn)高速度、低功耗CMOS技術和集成電路的重要途徑。近年來，包括隧穿晶體管（TFET）、負電容晶體管（NCFET）、冷源晶體管（CSFET）等在內的多種器件技術為實現(xiàn)陡峭亞閾值擺幅和低功耗器件性能提供了思路。

復旦大學微電子學院朱顥研究團隊針對上述晶體管器件技術的關鍵需求，與美國國家標準與技術研究院（NIST）及美國喬治梅森大學合作，提出了一種具有陡峭亞閾值擺幅的負量子電容晶體管器件。研究成果以《Steep-Slope Negative Quantum Capacitance Field-Effect Transistor》為題在近日召開的第68屆國際電子器件大會（IEDM，International Electron Devices Meeting）上發(fā)表。微電子學院朱顥以及美國NIST的Qiliang Li為通訊作者，課題組楊雅芬博士為第一作者，復旦大學微電子學院為第一單位。

該工作將單層石墨烯二維金屬系統(tǒng)集成于MoS2晶體管的柵極結構中，構建負量子電容晶體管（NQCFET）器件，利用單層石墨烯在低態(tài)密度條件下產生的負電子壓縮效應，通過柵極電壓調控形成負量子電容。類似于傳統(tǒng)基于鐵電材料的負電容器件，NQCFET器件中利用石墨烯提供的負量子電容貢獻，實現(xiàn)內部柵壓放大和小于60mV/dec亞閾值擺幅的特性。該工作中，通過對器件柵極疊層結構以及制備工藝的優(yōu)化，實現(xiàn)了最小31mV/dec的亞閾值擺幅和可忽略的滯回特性，以及超過106的開關比，有效降低器件靜態(tài)與動態(tài)功耗。同時結合理論仿真揭示了器件陡峭亞閾值擺幅的形成機理，為未來高速低功耗晶體管器件技術的發(fā)展提供了新的路徑。

該項研究工作得到了國家自然科學基金等項目的資助。

負量子電容晶體管器件結構與器件性能圖

IEDM是微電子器件領域的國際頂級會議，至今已有六十多年歷史，具有廣泛的學術和業(yè)界影響力，集成電路器件領域的重大技術創(chuàng)新和突破多由該會議正式發(fā)布，是國際學術界和頂尖半導體企業(yè)發(fā)布先進技術和最新研究進展的主要窗口和平臺。

（來源：復旦大學微電子學院）